# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-143563

(43) Date of publication of application: 28.05.1999

(51)Int.Cl.

G05F 3/30

(21)Application number : 09-313260

(71)Applicant: MATSUSHITA ELECTRIC IND

CO LTD

(22) Date of filing:

14.11.1997


(72)Inventor: OZASA MASAYUKI

# (54) REFERENCE VOLTAGE GENERATION CIRCUIT

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a reference voltage generation circuit capable of stably operating under the input condition of low voltage.

SOLUTION: This circuit is provided with a band gap voltage generation circuit A which has a diode pair R9 and R10 which generate band gap voltage, a 1st resistance R9 and a 2nd resistance R10, a 1st MOS transistor pair M1 and M2 which converts band gap voltage into current and is performed differential configuration, a 2nd MOS transistor pair M3 and M4 which constitutes a current mirror that compares the currant and a 3rd MOS transistor pair M5 and M6 which is driven by voltage that is generated by an output of the current mirror and feedbacks current to



respective diode pair R9 and R10. The 1st MOS transistor pair M1 and M2 and the 2nd MOS transistor pair M3 and M4 detect finite difference of the band gap voltage that appear at each diode of the band gap voltage generation circuit and performs voltage multiplication, the 3rd MOS transistor pair M5 and M6 feedbacks current to a diode pair. Thus, the circuit can stably operate under the input condition of low voltage.

#### **LEGAL STATUS**

[Date of request for examination]

18.10.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3352928

[Date of registration]

20.09.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

## (11)特許出願公開番号

# 特開平11-143563

(43)公開日 平成11年(1999)5月28日

(51) Int.Cl.º

設別記号

FΙ

G05F 3/30

G05F 3/30

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号

特顯平9-313260

(22)出顧日

平成9年(1997)11月14日

(71)出願人 000005821

松下電器產業株式会社

大阪府門真市大字門真1006番地

(72)発明者 小笹 正之

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 宮井 暎夫

#### (54) 【発明の名称】 基準電圧発生回路

#### (57)【要約】

【課題】低電圧の入力条件下で安定に動作することがで きる基準電圧発生回路を提供する。

【解決手段】バンドギャップ電圧を発生するためのダイ オード対R9、R10、第1の抵抗R9、第2の抵抗1 ①を有するバンドギャッフ電圧発生回路Aと、バンドギ ャブ電圧を電流に変換する差動構成された第1のMOS トランジスタ対MI、M2と、その電流を比較するカレ ントミラーを構成する第2MOSトランジスタ対M3. M4と、このカレントミラーの出力に発生する電圧によ り駆動されてダイオード対R9、R10にそれぞれ電流 を帰還する第3のMOSトランジスタ対M5、M6とを 備えている。



·ギャップ電圧発生回路 ·第1の延抗

1

#### 【特許請求の範囲】

【請求項1】 バンドギャップ電圧を発生するためのダ イオード対を有しこのダイオード対の電圧差を電流に変 換する第1の抵抗を有し前記ダイオード対のそれぞれの 電流を電圧変換する第2の抵抗を有するバンドギャップ 電圧発生回路と、このバンドギャップ電圧発生回路の前 記ダイオード対により発生されたそれぞれの前記バンド ギャプ電圧を電流に変換する差動構成された第1のMO Sトランジスタ対と、Cの第1のMOSトランジスタ対 で発生した電流を比較するカレントミラーを構成する第 10 2MOSトランジスタ対と、このカレントミラーの出力 に発生する電圧により駆動されて前記ダイオード対にそ れぞれ電流を帰還する第3のMOSトランジスタ対とを 備えた基準電圧発生回路。

【請求項2】 電圧源にソースが共通接続され、ドレイ ンから略等しい値の出力電流を取り出すMOSトランジ スタ対と、

ダイオードと抵抗の直列接続回路に前記MOSトランジ スタ対の一方の出力電流が与えられ、この直列接続回路 に発生した電圧に、零を含む所定の電圧が付加された電 20 圧を出力する第1の縦続接続回路と、

ダイオードに前記MOSトランジスタ対の他方の出力電 流が与えられ、このダイオードに発生した電圧に前記所 定の電圧が付加された電圧を出力する第2の縦続接続回 路と、

前記第1の縦続接続回路および前配第2の縦続接続回路 の出力電圧を比較して出力部から差電圧を取り出す比較 器と、

この比較器の出力部に接続され、前記差電圧を平滑化し 力するフィルタ回路と、

前記MOSトランジスタ対、前記第1の縦続接続回路。 前記第2の縦続接続回路、前記比較器および前記フィル タ回路で閉ループを構成し、前記第1の縦続接続回路む よび前記第2の縦続接続回路の前記所定の電圧が付加さ れた電圧を出力電圧とすることを特徴とする基準電圧発 生回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は電子機器、電子回 40 路に使用する基準電圧発生回路に関するものである。 [0002]

【従来の技術】従来、電子機器や電子回路に使用する基 準電圧発生回路については特開平6-309051号公 報に開示されている。図4は従来の基準電圧発生回路の 構成図である。図4において、Q1、Q2は基準電流を 発生するトランジスタ、R1、R2は抵抗である。M 7、M8は電流源を構成するMOSトランジスタであ る。トランジスタQ1、Q2と抵抗R1がウィドラーカ レントミラーを構成し、Q1のベース、エミッタ間とQ~50~いう欠点を持っている。例えば、簡単な演算増幅器OP

2のベース、エミッタ間との電圧差を抵抗R 1 で電流に 変換する。その電流をMOSトランジスタM7、M8で 折り返して抵抗R2で電圧に変換する。トランジスタQ 1のベース、エミッタ間の電圧と抵抗R2で発生した電 圧の和がバンドギャップ電圧として出力端子VBGに発

7

【0003】さらに、従来、電子機器や電子回路に使用 する基準電圧発生回路について、特開平5-17365 9号公報に開示されている。図5は別の従来の基準電圧 発生回路の構成図である。図5 において、D1、D2 は 基準電圧を発生するダイオード、R3は抵抗である。R 4、R5は基準電圧を増幅する抵抗である。OPは基準 電圧を比較し、抵抗R4、R5の接続点に帰還する演算 増幅器である。ダイオードD1 に発生する電圧とダイオ ードD2と抵抗R3とにより発生する電圧を演算増幅器 OPで比較し、その出力結果を抵抗R4、R5の接続点 に帰還する構成にしている。これによりバンドギャップ 電圧としての基準電圧が演算増幅器OPの出力に接続さ れた出力端子VBGに発生する。

【0004】さらに、従来、電子機器や電子回路に使用 する基準電圧発生回路については特開平3-12320 9号公報に開示されている。図6はこの従来の基準電圧 発生回路の構成図である。図8において、Q3、Q4は 基準電流を発生するトランジスタ、R8は抵抗である。 R6、R7は基準電圧を増幅する抵抗である。OPは抵 抗R8、R7でそれぞれ発生した電圧を比較し、トラン ジスタQ3、Q4のベースの接続点に帰還する演算増幅 器である。トランジスタQ3で発生するエミッタ電流を 抵抗R7で受け電圧に変換する。トランジスタQ4と抵 て平滑電圧を前記MOSトランジスタ対の各ゲートに出 30 抗R81とにより発生する電流を抵抗R6で受け電圧に 変換する。それぞれ抵抗R7、R6で発生した電圧を演 算増幅器OPで比較し、その出力結果をトランジスタQ 3、Q4のベースの接続点に帰還する構成している。C れによりバンドギャップ電圧としての基準電圧が演算増 幅器OPの出力に接続された出力端子VBGに発生す る。

[0005]

【発明が解決しようとする課題】従来、電子機器および 電子回路に使用する基準電圧発生回路において、基準電 圧を発生する場合に、低電圧の入力条件下での安定な助 作が課題であった。たとえば、図4の特開平6-309 051号公報に開示されている従来例では帰還利得がせ いぜい 10 倍程度であり、カレントミラーM7、M8で 生じる電流差を吸収しきれない。

【0006】また、図5の特開平5-173859号公 報に開示されている従来例や、特開平3-123209 号公報に開示されている従来例では演算増幅器OPを用 いることにより帰還利得を大きく設定することはできる が、演算増幅器OPの動作電圧以下には下げられないと

3

の具体的な回路を図7に示す。図7において、M9~M17はMOSトランジスタ、C1はコンデンサ、VDDは電源、GNDは接地、+は非反転入力端子、-は反転入力端子、OUTは出力端子である。この回路の場合、少なくとも3ボルト程度の電源が必要となる。

【0007】との発明は、上記従来の課題を解決するものであり、低電圧の入力条件下で安定に動作することができる基準電圧発生回路を提供することを目的とする。 【0008】

【課題を解決するための手段】請求項1記載の基準電圧 10 発生回路は、バンドギャップ電圧を発生するためのダイ オード対を有しこのダイオード対の電圧差を電流に変換 する第1の抵抗を有しダイオード対のそれぞれの電流を 電圧変換する第2の抵抗を有するパンドギャップ電圧発 生回路と、このパンドギャップ電圧発生回路のダイオー 下対により発生されたそれぞれのパンドギャブ電圧を電 流に変換する差動構成された第1のMOSトランジスタ 対と、この第1のMOSトランジスタ対で発生した電流 を比較するカレントミラーを構成する第2MOSトラン ジスタ対と、このカレントミラーの出力に発生する電圧 20 により駆動されてダイオード対にそれぞれ電流を帰還す る第3のMOSトランジスタ対とを備えたものである。 【0009】請求項1記載の基準電圧発生回路によれ ば、バンドギャップ電圧発生回路の各ダイオードに現れ るバンドギャップ電圧の差分を第1のMOSトランジス タ対および第2のMOSトランジスタ対で検出し電圧増 幅して、第3のMOSトランジスタ対でダイオード対に 電流帰還することにより、低電圧の入力条件下で安定に 動作することができる。

【0010】請求項2記載の基準電圧発生回路は、電圧 30 源にソースが共通接続され、ドレインから略等しい値の 出力電流を取り出すMOSトランジスタ対と、ダイオー ドと抵抗の直列接続回路にMOSトランジスタ対の一方 の出力電流が与えられ、この直列接続回路に発生した電 圧に、零を含む所定の電圧が付加された電圧を出力する 第1の縦続接続回路と、ダイオードにMOSトランジス タ対の他方の出力電流が与えられ、このダイオードに発 生した電圧に所定の電圧が付加された電圧を出力する第 2の縦続接続回路と、第1の縦続接続回路および第2の 概続接続回路の出力電圧を比較して出力部から差電圧を 40 取り出す比較器と、この比較器の出力部に接続され、差 電圧を平滑化して平滑電圧をMOSトランジスタ対の各 ゲートに出力するフィルタ回路と、MOSトランジスタ 対、第1の縦続接続回路、第2の縦続接続回路、比較器 およびフィルタ回路で閉ループを構成し、第1の縦続接 続回路および第2の縦続接続回路の所定の電圧が付加さ れた電圧を出力電圧とすることを特徴とするものであ る。

【0011】請求項2記載の基準電圧発生回路によれば、請求項1と同様な効果がある。

[0012]

【発明の実施の形態】以下との発明の一実施の形態につ いて、図!により説明する。図1は一実施の形態におけ る基準電圧発生回路の回路構成例を示すものである。図 1において、D3、D4は電圧を発生するダイオード、 R9はダイオードD3、D4で発生した電圧差を電流に 変換する第1の抵抗、R10はダイオードD3、D4に 流れるそれぞれの電流の和を電圧に変換する第2の抵抗 である。具体的にはダイオードD4に第1の抵抗R9を 直列に接続し、ダイオードD3、D4の共通接続部に第 2の抵抗R10を接続し、ダイオードD3、D4のアノ ートを電源VDD側に接続しカソードを接地側に接続 し、ダイオードD3のアノードに出力端子VBG2を接 続し、第1の抵抗9に出力端子VBG1を接続してい る。M1とM2はダイオードD3、D4および抵抗R 9、R10で発生した電圧を比較し電流に変換するMO Sトランジスタ対で差動対を構成するもので、MOSト ランジスタM2のゲートを出力端子VBG1側に接続 し、MOSトランジスタM1のゲートを出力端子VBG 2側に接続している。M3とM4はMOSトランジスタ M1、M2で変換された電流を比較するカレントミラー を構成するMOSトランジスタ対であり、それぞれMO SトランジスタM1、M2に直列に接続している。M 5、M6はMOSトランジスタM3に現れた電圧を電流 に変換するMOSトランジスタ対であり、ダイオードD 3、D4のアノード側に直列に接続し、MOSトランジ スタM3のMOSトランジスタM1接続側をMOSトラ ンジスタM5、M6のゲートに接続している。ダイオー ドD3、D4と抵抗R9、R10とからパンドギャブ電 圧発生回路Aを構成し、MOSトランジスタM1、M2 とMOSトランジスタM3、M4とから電圧比較器Bを 構成し、比較結果の電圧によりMOSトランジスタM 5、M6を駆動してダイオードD3、D4と抵抗R9、 R10に電流を帰還する構成とする。C2はコンデンサ であり、回路の帰還構成による発振を防止するための低 域通過フィルタを構成している。

【0013】そして、この基準電圧発生回路は、電圧源 VDDにソースが共通接続され、ドレインから略等しい 値の出力電流を取り出すMOSトランジスタ対M5、M 6と、ダイオードD4と抵抗R9の直列接続回路にMO Sトランジスタ対M5、M6の一方M5の出力電流が与 えられ、この直列接続回路に発生した電圧に、零を含む 所定の電圧が付加された電圧を出力する第1の縦続接続 回路と、ダイオードD,にMOSトランジスタ対M5、 M6の他方M6の出力電流が与えられ、このダイオード D,に発生した電圧に所定の電圧が付加された電圧を出 力する第2の縦続接続回路と、第1の縦続接続回路およ び第2の縦続接続回路の出力電圧を比較して出力部から 差電圧を取り出すため、MOSトランジスタ対M1、M 2 およびMOSトランジスタ対M3、M4により構成し た比較器と、この比較器の出力部に接続され、たとえば コンデンサC2とMOSトランジスタ対M3、M4の出 カインピーダンスとにより、差電圧を平滑化して平滑電 圧をMOSトランジスタ対M5、M6の各ゲートに出力 するフィルタ回路と、MOSトランジスタ対M5、M 6、第1の縦続接続回路、第2の縦続接続回路、比較器 およびフィルタ回路で閉ループを構成し、第1の凝続接 続回路および第2の縦続接続回路の所定の電圧が付加さ れた電圧を出力電圧としている。

【0014】以上のように構成されたこの実施の形態の 10 基準電圧発生回路について以下、その動作を説明する。 ダイオード D1と D2の設計サイズ、または電流値に差 を付けることで電圧差が生じる。この電圧差を第1の抵 抗Rgで電流に変換する。この変換した電流を第2の抵 抗R10で増幅し、ダイオードD4、R9に発生する電 圧との和をとるとパンドギャップ電圧として知られる電 圧、約1.2 Vが発生する。同様に、ダイオードD3の 電圧と第2の抵抗R10に発生する電圧の和にもバンド ギャップ電圧が発生する。図1においては、出力端子V BG1、VBG2にそれぞれバンドギャップ電圧として 20 発生する。とれらの電圧を利用して、MOSトランジス タM1、M2を差動動作させると、安定した動作が可能 であり、その電圧差を0とするような帰還ループを構成 すれば、安定な電源として動作する。またカレントミラ ーを構成するMOSトランジスタM3、M4を負荷とし て構成すると、オペアンプと同程度の大きさの利得、1 000倍(60dB)程度を簡単に得ることができる。 この出力電圧でMOSトランジスタM5、M6を駆動し てダイオードDI、D2および抵抗R9、R10に帰還 した構成にすると安定したパンドギャップ電圧を得ると 30 とができる。一方、助作電圧を考察すると、これはバン ドギャップ電圧とM5またはM6のドレインーソース間 電圧の和で決定される。したがって、ドレイン・ソース 間はO.3V程度でM5、M6は飽和状態で動作可能で あるから、電源電圧 1 . 5 V程度で十分動作することが できる。

【0015】以上のように、この実施の形態によれば、 バンドギャップ電圧を比較し差動動作するMOSトラン ジスタM1、M2と、MOSトランジスタM1、M2の 電流を比較するカレントミラーを構成するMOSトラン 40 M3、M4 第2のMOSトランシスタ ジスタM3、M4対と、カレントミラーに出力に現れた 電圧で駆動されるMOSトランジスタM5、M6とを備 えることより、低電圧で安定に動作することができる。 【0016】なお、この実施の形態ではパンドギャップ

電圧発生回路Aを図1に破線で囲んだような構成とした か、別の実施の形態として図2に示すように抵抗R10 を抵抗R 1 1、R 1 2 に分割してそれぞれをダイオード D3、D4に直列に接続した構成でもよい。さらに別の 実施の形態として、図3に示すように図2の抵抗R9、 R11を抵抗R13、R14に統合した構成でもよい。 さらに、直列の順序を変えることで、様々な構成が考え られる。

[0017]

【発明の効果】請求項1記載の基準電圧発生回路によれ ば、バンドギャップ電圧発生回路の各ダイオードに現れ るバンドギャップ電圧の差分を第1のMOSトランジス タ対および第2のMOSトランジスタ対で検出し電圧増 幅して、第3のMOSトランジスタ対でダイオード対に 電流帰還することにより、低電圧の入力条件下で安定に 動作することができる。

【0018】請求項2記載の基準電圧発生回路によれ は、請求項1と同様な効果がある。

【図面の簡単な説明】

【図1】この発明の一実施形態における基準電圧発生回 路図である。

【図2】そのバンドギャップ電圧発生回路の別の実施の 形態の回路図である。

【図3】バンドギャップ電圧発生回路のさらに別の実施 の形態の回路図である。

【図4】従来例の基準電圧発生回路図である。

【図5】別の従来例の基準電圧発生回路図である。

【図6】さらに別の従来例の基準電圧発生回路図であ る.

【図7】その演算増幅器の内部回路図である。 【符号の説明】

ギャップ電圧発生回路

第1の抵抗 R 9

R10 第2の抵抗

抵抗 R1~R8

R11~R14 抵抗

D3、D4 ダイオード対

D1, D4 ダイオード

M1, M2 第1のMOSトランジスタ


M5, M6 第3のMOSトランジスタ

M7~M17 MOSトランジスタ

C1. C2 コンデンサ


Q1~Q4 トランジスタ

(図1)




A…ギャップ電圧発生回路 R 8…第1の抵抗 R 10…第2の抵抗 D 8, D 4…第2の抵抗 M 1. M 2…第1のMOSトランジスタ M 3, M 4…第2のMOSトランジスタ M 5, M 6…第3のMOSトランジスタ C 2…コンデンサ

【図2】




R 6…第1の抵抗 R I 1, R I 2…抵抗 D 3, D 4…ダイオード対

### [図3]




R 1 3, R 1 4 …抵抗 D 8, D 4 …ダイオード対


### 【図4】




R 1。R 2…抵抗 M 7。M 8 …MOSトランジスタ Q 1。Q 2 …トランジスタ



R 3, R 4, R 5…抵抗 D 1, D 2…ダイオード





M | 0~M | 7 ··· MOSトランジスタ C | ···コンデンサ